전체 글 (11) 썸네일형 리스트형 표면실장 기술 - Bonding(Wire Bonding, Flip Chip Bonding) 이번 정리에서는 Package에서 Chip과 System이 결합할 때 가장 중요한 기술인 Bonding 기술에 대해서 설명드리고자 합니다. Bonding 기술 중에서 Wire Bonding, Flip Chip Bonding에 대해서 다루고자 합니다. - 패키지 구조 패키지는 기본적으로 그림과 같은 구조로 표현할 수 있습니다. 웨이퍼 칩을 내부 연결 루트를 통해 Substrate와 같은 기판에 연결한 후 Molding을 진행해 하나의 Package로 제작합니다. 그후 외부 연결 루트를 통해 System과 연결하는 구조입니다. 이 과정 중에 연결 루트에 따라서 Package의 이름이 바뀌게 됩니다. Wire Bonding을 사용하면 Wire Bonding Package, Flip Chip Bonding을 사.. 패키징(Packaging) 공정 프로세스 1. 후공정 개략도 전공정을 거친 Wafer가 TSP총괄, AVP사업부에 도착하면, 이를 패키징을 진행합니다. TSP총괄은 Wafer를 Dicing 한 후 Chip을 하나하나 분리하여 진행하는 Conventional Package 입니다. AVP사업부는 Wafer 전체를 패키징을 진행한 후 Dicing을 진행하는 Wafer Level Package(WLP)라는 차이점이 있습니다. 각각의 공정 마다 장단점이 있습니다. Wafer Level Package는 한번에 Packaging을 진행하기 때문에 가격을 절감하고, 공정 시간을 단축할 수 있습니다. 하지만, Wafer 전체를 Packaging 하기 때문에 Chip 별로 휨현상이 쉽게 발생합니다. Conventional Package는 Chip을 전부 Dic.. Advanced Package(AVP) 기초 안녕하세요, 저는 "패키지개발 엔지니어"가 되고 싶은 취준생입니다. 글을 올리는 목적은, 작년에 삼성전자에 면접을 준비하면서, 공부했던 개념이나 지식들을 공유하고, 복습할 수 있는 공간으로 만들 생각입니다. 또한, 이를 의지로 삼아 올해는 취업을 할 수 있도록 할려고 합니다 ㅎㅎ Conventional Package의 개념을 다루면서, 어떤 점이 AVP와 차이가 있고 단점인지를 설명하면서 기초적인 개념 정리 위주로 작성할 예정입니다. 또한 삼성전자 업계의 위주로 정리하며, 관련 기술과 제품을 다룰 예정입니다. 중간 중간 면접에서 중요하게 말씀해주신 부분도 정리할 예정입니당 - 패키지(Package)란? 패키지(Package)는 반도체 소자나 회로를 보호하고, 외부와 내부를 전기적으로 연결시켜주며, 신호와.. 이전 1 2 다음
